In der Produktion von Halbleitern tragen Advanced Packaging-Technologien wie das Fan-out Panel Level Packaging (FOPLP) entscheidend zur Entwicklung leistungsstarker, kompakter Chips bei. Wir bieten Ihnen das nötige Produktionsequipment und Technologie-Know-how.
Durch das rasante Wachstum hochentwickelter KI-Server und den Fortschritten in generativen KI-Technologien steht die Halbleiterindustrie vor neuen Herausforderungen: Multi-Chip-Integrationen mit leistungsstarken GPUs, SoC-Designs und HBM erfordern innovative, effiziente Lösungen und Ansätze.
Hier kommt unsere Schlüsseltechnologie ins Spiel – Fan-Out Panel Level Packaging (FOPLP). Bei diesem Ansatz erfolgt die Montage auf einem größeren Panel im Vergleich zu den herkömmlich verwendeten Wafern. Mehrere Chips werden gleichzeitig auf dem Panel verarbeitet, was zu höherer Effizienz und Kosteneinsparungen führt. Durch die Verteilung von mehr Verbindungen auf eine größere Fläche erreicht der Chip eine höhere Packungsdichte. Diese Technologie ermöglicht die Herstellung leistungsstärkerer und kompakterer Chips mit einer höheren I/O-Dichte.
Eine weitere fortschrittliche Packaging-Technologie zur Optimierung der Integration und Verpackung von Halbleitern ist die Chip-on-Panel-on-Substrate (CoPoS)-Technologie. Diese sorgt ebenfalls für eine verbesserte Wärmeableitung, eine höhere I/O-Dichte und ermöglicht ein kompakteres Design.
Unsere Lösungen setzen auf rechteckige, panelartige Substrate anstelle herkömmlicher runder Wafer. Die Materialien umfassen Glas, organisches Material und Edelstahl und bieten Prozessflächen von 510 mm x 515 mm bis 700 mm x 700 mm – derzeit die größte industrielle Dimension. Diese Technologie bietet eine Produktionskapazität, die etwa dem Achtfachen eines 12-Zoll-Wafers entspricht.
Das CoPoS-Konzept ermöglicht eine hohe Fertigungsflexibilität, eine gesteigerte Produktionseffizienz und die Integration einer größeren Anzahl gestapelter Chips in einem einzigen IC-Package.
Die steigende Nachfrage nach moderner Elektronik treibt die Technologie der homogenen oder heterogenen Integration voran. Durch den Einsatz des RDL-Prozesses (Redistribution Layer) verlagern sich die neuesten Multi-Chip-Packaging-Trends von PCB- oder IC-Substraten hin zu fortschrittlichen Integrationstechnologien wie dem Dünnfilmverfahren oder dem 2,5D-Silizium-Interposer.
Mit unserem umfassenden Prozess- und Technologie-Know-how können wir maßgeschneiderte RDL-Lösungen für verschiedene Metallschicht-Verbindungsstrukturen und Verpackungsformen anbieten. Unsere Lösung zielt auf Chip-Produkte ab, einschließlich Power-Management-ICs, Hochfrequenz-ICs, kleinere ICs, die im Chip-First-Verfahren hergestellt werden, und AI-Chips, die mit der Chip-Last-Packaging-Technik gefertigt werden.
Dank unseres umfangreiches Portfolio sind wir in der Lage, maßgeschneiderte und hocheffiziente integrierte Fertigungslösungen für die Massenproduktion anzubieten. Unsere FOPLP RDL-Produktionslösungen umfassen folgende Bausteine:
Unsere neue, vertikale Galvanikanlage kommt ohne Schablone aus. Das spart Kosten für die Anschaffung der Schablone, den Verbrauch von Galvanisierungslösung und die Reinigungslösung für den Prozess.
Zudem ist die Galvanikanlage modular aufgebaut und kann je nach Produktionskapazität und Betriebsfläche des Kunden flexibel konfiguriert werden. Die Komponenten können schnell bedient und demontiert werden, sind einfach zu warten und können den Kunden unterstützen, eine effiziente Produktion durchzuführen.
Chip-on-Panel-on-Substrate (CoPoS) ermöglicht die Systemintegration durch Verpackung auf Panel-Ebene.